3DNAND為NAND技術(shù)的主流發(fā)展趨勢

• 陳博 2023年11月3日 來源：中研網(wǎng) 1065 68
• 繁體

當前DRAM技術(shù)演進路徑以制程推進為主，最新的1α節(jié)點仍處于10+nm階段。DRAM技術(shù)演進的本質(zhì)主要為通過縮小制程來提高存儲密度，對于DRAM芯片來說，晶體管尺寸越來越小意味著芯片上集成的晶體管就越多，也就代表單片芯片存儲容量就越大。三星、SK海力士、美光在2016-2017

1、DRAM：技術(shù)演進以制程推進為主，頭部廠商向10nm制程逼近

DRAM作為RAM核心產(chǎn)品，通常用作CPU處理數(shù)據(jù)的臨時存儲裝置，主要應用于智能手機、PC、服務器等領(lǐng)域，隨著現(xiàn)代電子信息系統(tǒng)的存儲數(shù)據(jù)規(guī)模呈現(xiàn)指數(shù)級增長，DRAM器件的主流存儲容量不斷擴大，其市場規(guī)模也在不斷提升，根據(jù)Yole數(shù)據(jù)，以市場規(guī)模作為統(tǒng)計口徑，2022年DRAM產(chǎn)品在全球存儲芯片市場中占比達56%。

按照產(chǎn)品分類DRAM可以細分為DDR、LPDDR、GDDR、HBM等。

DDR(DoubleDataRateSDRAM，雙倍速率同步動態(tài)隨機存儲器)主要應用于PC和服務器上，當前已經(jīng)發(fā)展至第五代，每一代的升級主要體現(xiàn)在工作電壓越來越低、芯片容量越來越大、傳輸速率也越來越快。DDR5于2020年上市，相較于DDR4，DDR5傳輸速度提升約2倍，同時耗電量降低約20%，當前價格較高成為制約DDR5發(fā)展的主要因素，隨著產(chǎn)品單價和產(chǎn)能逐步達到市場要求，加上各大廠商的積極推動，DDR5滲透率將進一步提升。

LPDDR(LowPowerDDR，低功耗雙信道同步動態(tài)隨機存取內(nèi)存)以低功耗和小體積著稱，主要應用于移動式電子產(chǎn)品。為了滿足智能手機等移動式電子產(chǎn)品在功耗和體積方面的需求，在DDR的基礎上誕生了LPDDR，當前LPDDR發(fā)展到LPDDR5X，相較上一代標準，LPDDR5X性能提升同樣非常顯著，擁有更快的速率、更高的帶寬和更低的延遲。

GDDR(GraphicsDDR，繪圖用雙信道同步動態(tài)隨機存取內(nèi)存)專門為高端顯示應用所打造，具備高帶寬、高延時特點，主要適配于類似顯示圖像這種需要大數(shù)據(jù)傳輸而對時延不敏感的場合，當前GDDR已發(fā)展至GDDR6X。

HBM(HighBandwidthMemory，高寬帶內(nèi)存)是3DDRAM的主要代表產(chǎn)品，采用硅通孔(TSV)技術(shù)將多個DRAM芯片進行堆疊，并與GPU一同進行封裝，形成大容量、高位寬的DDR組合陣列，從而克服單一封裝內(nèi)的帶寬限制。

當前DRAM技術(shù)演進路徑以制程推進為主，最新的1α節(jié)點仍處于10+nm階段。DRAM技術(shù)演進的本質(zhì)主要為通過縮小制程來提高存儲密度，對于DRAM芯片來說，晶體管尺寸越來越小意味著芯片上集成的晶體管就越多，也就代表單片芯片存儲容量就越大。三星、SK海力士、美光在2016-2017年期間便進入了1x(16nm-19nm)階段，2018-2019年達到1y(14nm-16nm)階段，2020年為1z(12nm-14nm)階段。各家行業(yè)龍頭繼續(xù)朝著10nm制程逼近，其中，2022年三星公布將于2023年進入1β工藝階段，而美光開始向其客戶運送1βDRAM產(chǎn)品樣品，率先進入1β節(jié)點。國內(nèi)方面，長鑫存儲作為國產(chǎn)DRAM龍頭，2019年實現(xiàn)8GbDDR4產(chǎn)品投產(chǎn)。

隨著DRAM技術(shù)制程向10nm演進，EUV光刻技術(shù)成為未來生產(chǎn)DRAM的必要選擇。現(xiàn)階段DRAM使用最成熟的仍是193nm的DUV光刻技術(shù)，而EUV光刻機使用13.5nm波長，可以光刻出更加精準的圖案，在14nm制程后，由于DUV需要使用多重曝光技術(shù)才能形成更細線寬的電路，采用EUV的經(jīng)濟效益將會更加突出，與此同時，使用EUV可以減少4-5道工序，能夠進一步降低生產(chǎn)成本。三星和SK海力士分別在2020年和2021年就導入了EUV技術(shù)，而美光則繼續(xù)使用改良DUV技術(shù)來生產(chǎn)DRAM，預計于2024年采用EUV。盡管EUV能夠克服當下難題，受限于物理極限和結(jié)構(gòu)技術(shù)瓶頸，3D-DRAM概念應運而生。NAND閃存率先實現(xiàn)三維技術(shù)的突破，堆疊層數(shù)已突破200層，而當前3DDRAM技術(shù)仍處于探索當中，3DDRAM主要通過將存儲單元堆疊至邏輯單元上方來實現(xiàn)存儲容量增加，其中HBM便是3DDRAM最具代表性的產(chǎn)品。

2、NANDFLASH：3DNAND成主流發(fā)展趨勢，堆疊層數(shù)突破200層

NANDFlash屬于非易失性存儲設備，基于浮柵晶體管設計，即使斷電存儲的數(shù)據(jù)也不會丟失，NANDFlash作為當前低成本和大密度數(shù)據(jù)存儲的主要存儲解決方案，廣泛應用于智能手機、服務器、PC等電子終端市場，根據(jù)Yole數(shù)據(jù)，以市場規(guī)模作為統(tǒng)計口徑，2022年NAND閃存產(chǎn)品在全球存儲芯片市場中占比達41%。

根據(jù)存儲方式的不同，NANDFlash又可分為SLC、MLC、TLC和QLC，對應存儲單元分別可存放1、2、3和4bit的數(shù)據(jù)，存儲密度越大，其壽命越短且速度越慢，但容量越大成本越低。以SLC和QLC為例，SLC相對于其他類型NAND閃存顆粒單位容量成本更高，但其數(shù)據(jù)保存時間更長、讀取速度更快，反之，QLC擁有較高的存儲密度且更低的成本，但是其壽命短、讀取速度慢，目前NANDFlash主要以TLC為主。

3DNAND為NAND技術(shù)的主流發(fā)展趨勢。在早期，NAND閃存主要以2D平面形式存在，其擴展容量的原理主要通過在一個平面上將多個存儲單元進行拼接，存儲單元的數(shù)量越多，存儲容量就越大，隨著存儲芯片廠商將2DNAND的單元尺寸從120nm微縮至14nm時，2D結(jié)構(gòu)在容量擴展方面的局限性開始顯現(xiàn)，其可靠性會隨著制程微縮進一步下降。為了克服2DNAND技術(shù)的自身缺陷，2007年東芝(現(xiàn)在的鎧俠)提出了3DNAND結(jié)構(gòu)的技術(shù)理念，3DNAND主要通過在垂直堆棧中將多組存儲單元進行相互層疊，以實現(xiàn)存儲容量增加的目的，堆疊層數(shù)越高則意味著容量就越高。

2014年三星率先推出業(yè)界首個3DV-NAND產(chǎn)品，經(jīng)歷了近十年的發(fā)展后，垂直方向堆疊3DNAND層數(shù)成為各大NAND廠商競爭的主要方向。其中，2022年美光實現(xiàn)232層NAND閃存產(chǎn)品的出貨，三星也宣布開始量產(chǎn)236層3DNAND閃存芯片，鎧俠和西部數(shù)據(jù)預計將于2023年推出218層3DNAND閃存，SK海力士則在2023年展示了其最新300層3DNAND產(chǎn)品原型，預計將在2024-2025年期間上市。國內(nèi)方面，長江存儲在NAND領(lǐng)域取得不斷突破，持續(xù)縮短與海外巨頭的差距，在2020年成功研發(fā)128層3DNAND閃存產(chǎn)品。

為了在3DNAND的基礎上進一步提高存儲容量，SK海力士推出了4DNAND技術(shù)，4DNAND技術(shù)主要通過在3DNAND中利用單元下外圍(PUC)技術(shù)，在單元下方形成外圍電路，減少外圍電路所占面積，從而實現(xiàn)容量的增加和成本的降低，2022年，SK海力士宣布成功研發(fā)全球首款業(yè)界最高層數(shù)的238層4DNAND閃存。

欲了解更多中國半導體材料行業(yè)的未來發(fā)展前景，可以點擊查看中研普華產(chǎn)業(yè)院研究報告《2023-2028年中國半導體材料行業(yè)市場深度全景調(diào)研及投資前景分析報告》。

• 相關(guān)深度報告REPORTS

  

  2023-2028年中國半導體材料行業(yè)競爭分析及發(fā)展前景預測報告

  半導體材料行業(yè)研究報告中的半導體材料行業(yè)數(shù)據(jù)分析以權(quán)威的國家統(tǒng)計數(shù)據(jù)為基礎，采用宏觀和微觀相結(jié)合的分析方式，利用科學的統(tǒng)計分析方法，在描述行業(yè)概貌的同時，對半導體材料行業(yè)進行細化分...

  查看詳情

延伸閱讀

推薦閱讀

猜您喜歡